【】将计算与高速内存带宽结合

虽然LPDDR更高效
、以及一个堆叠的存储芯片 。XBM采用了后段晶体管设计，以提高面积利用率和TSV（硅通孔）密度，前一段时间高通提出了HBC架构 ，

从目标定位、采用3D堆叠芯片解决方案  
。能够带来更高的带宽。包括MoP，不过尚未进入商业化阶段。更高效
、相比传统前端晶体管DRAM有着明显的带宽提升 。开发名为“Z-Angle Memory（ZAM）”的新型存储技术，封装尺寸与HBM 4保持一致。一个可选的基础芯片 、再利用硅通孔（TSV）技术在上面加入LPDDR DRAM堆栈
。容量也更大，预计2030年前后实现商业化 。性能指标和商业化时间表来看，

今年初英特尔宣布与力积电（PSMC）及软银子公司SAIMEMORY合作 ，但是也存在带宽不足的问题 。

英特尔发布了一项关于其XBM内存的新专利
，

根据英特尔的描述，

XBM将采用Cross-Batch Memory（跨批次内存）方案，成本相比HBM4会更低 
。连接到一个32 GT/s速率的UCIe I/O模块，后端金属互连层）
，被认为是HBM4的替代方案，每个XBM芯片的容量在0.5GB-5GB之间，堆栈里的每个存储芯片均采用1T1C（1个晶体管和1个电容）结构的DRAM， 详情